Principe Illustrons le processus de multiplication par un exemple basé sur deux entiers non signés de 4 bits, A[0.. 3] et B[0.. 3]. Exemple Voici par exemple la multiplication de A et B, où A=6 et B=7 et le résultat A x B=42. Comme pour une multiplication décimale, on commence par multiplier A[0.. 3] par B[0] (c'est-à-dire 0b0110 x 1), puis A[0.. 3] par B[1], A[0.. 3] par B[2] et enfin A[0.. 3] par B[3]. Multiplexeur 4 bits gratuit. Le résultat est ensuite fabriqué par une série d' additions élémentaires mises en cascades les unes après les autres. Dans l'exemple ci-dessous, on notera que les retenues des additions des 4 nombres de 4 bits ne sont pas inscrites sur la figure pour raison de lisibilité, mais elles sont bien prises en compte au moment de l'addition. Principe de la multiplication binaire illustré par un exemple Implémentation logique La multiplication des nombres entiers A et B peut être mise en œuvre en utilisant des circuits de multiplication binaires élémentaires assemblés sous forme de matrices. Dans chaque cellule de multiplication, l'idée principale est de calculer le produit P = Ai x Bj (qui correspond à une porte AND) et d'ajouter la somme précédente et la retenue précédente.
On ne trouve pas de démultiplexeur à 2 voies intégré. Si l'on dispose du circuit intégré 7400, on peut réaliser le circuit de la figure 40. Autrement, il faut se tourner vers le démultiplexeur intégré à 4 voies: le 74LS139. 4. 2. - ANALYSE D'UN DÉMULTIPLEXEUR INTÉGRÉ A QUATRE VOIES: LE 74LS139 Le circuit intégré 74LS139 contient deux démultiplexeurs à 4 voies. Multiplexeur 4 bits n. Chacun d'eux possède 2 entrées de sélection A et B, une entrée de données G et 4 sorties ( Y0 à Y3). ce circuit sont donnés à la figure 41, tandis que la figure 42 donne sa table de vérité. On remarque que le nombre binaire formé par l'état des entrées de sélection B et A donne l'indice décimal de la sortie concernée. Par exemple, lorsque BA = 10 (soit 2 en décimal), la sortie concernée est Y2. 4. 3. - UTILISATION D'UN DÉCODEUR EN DÉMULTIPLEXEUR Nous savons que la plupart des décodeurs ont leurs sorties actives à l'état 0 et leur entrée de validation active à l'état 0. Portons l'entrée de validation à l'état 0: le décodeur est validé, et la sortie sélectionnée par les entrées du décodeur passe à l'état 0.
Il permet de sélectionner la sortie qui doit recevoir l'information de l'entrée. Table de vérité du démultiplexeur à 4 sorties Avec 4 voies de sortie, on a besoin de 2 bits de sélection (2 2 =4). Lorsqu'une sortie est sélectionnée, elle prend la valeur de l'entrée et les autres sorties restent à zéro. Equation des sorties Logigramme Démultiplexeur à CI: 74LS138
Si l'on utilise des portes logiques intégrées, on obtient le circuit représenté à la figure 34. La sortie du circuit se met au niveau H quand au moins deux des inverseurs sont commutés sur la tension positive. On s'aperçoit qu'il faut employer plusieurs types de portes, des portes OU à 3 entrées, une porte OU à 2 entrées et une porte ET à 4 entrées. Nous allons voir que la même fonction peut être obtenue avec un multiplexeur unique à seize entrées. D'après ce qui a été dit auparavant, les quatre interrupteurs sont reliés aux quatre entrées de commande D, C, B, A du multiplexeur. Pour déterminer comment relier les seize entrées de données, il suffit de suivre la procédure décrite et de construire une table à seize lignes comme celle de la figure 35. Compte rendu additionneur 4bits - hobbiesvicente. Pour chacune des combinaisons des entrées de commande, on reporte dans la colonne de la sortie l'état que celle-ci doit prendre. Dans la table de la figure 35, les lignes représentées en caractères rouges correspondent au cas où deux au moins des entrées de commande sont au niveau H et pour lesquelles la sortie doit donc être au niveau H.
Multiplexeur Un multiplexeur est un circuit qui a pour rôle de faire circuler sur une seule voie les informations provenant de plusieurs sources. Le module « sélection adressage » permet de sélectionner successivement les informations de la voie 1 ensuite la deuxième jusqu'à la quatrième. Le nombre de bit d'adressage est déterminé par le nombre de voie à sélectionner: Pour 2 n voies d'entrée on a besoin de n bits d'adressage. Dans l'exemple ci-dessus, on a 4 voies d'entrée, ce qui nécessite 2 bits d'adressage car c'est 2 2 qui donne 4. h Mais d'une manière générale 2 n doit être directement supérieur au nombre de voie à sélectionner. Table de vérité d'un multiplexeur à 4 entrées. Multiplexeur 4 bits and bobs. Multiplexeur à CI 74151 Réalisation des équations logiques à l'aide du CI74151 Définition et principe C'est un circuit qui a pour rôle le de redistribuer sur plusieurs voies les information provenant d'une seule source: C'est l'opération inverse du multiplexage. Le module sélection ou adressage joue presse que le même rôle que le MUX.
En effet, ils possèdent une seule entrée de donnée et plusieurs sorties ou «voies». L'information, présente sur l'entrée de donnée, est aiguillée vers la sortie sélectionnée par l'état des entrées de commande. Les sorties non sélectionnées se positionnent à l'état 1. Examinons le plus simple des démultiplexeurs, celui à 2 voies. 4. 1. - LE DÉMULTIPLEXEUR A DEUX VOIES Le schéma symbolique et l'équivalent mécanique d'un démultiplexeur à 2 voies sont présentés à la figure 37. La donnée présente en D est aiguillée vers S0 ou S1 selon l'état de l'entrée de commande A. En général pour A = 0, la sortie S0 est sélectionnée et pour A = 1 c'est la sortie S1; la sortie non sélectionnée étant à l'état 1. ANALYSE D'UN MULTIPLEXEUR INTÉGRÉ À 4 VOIES : LE 74153 - LES DÉMULTIPLEXEURS. Le circuit combinatoire qui réalise la fonction du démultiplexeur à 2 voies doit donc correspondre à la table de vérité de la figure 38. De cette table, on déduit immédiatement que S0 = A + D. Pour trouver l'équation la plus simple de S1, dressons le tableau de Karnaugh (figure 39). Les deux groupements et D nous donnent l'équation de S1 suivante: S1 = + D Si nous désirons réaliser le circuit combinatoire avec des portes NAND, il faut transformer les expressions A + D et + D à l'aide du théorème de DE Morgan: Les expressions et nous conduisent au schéma logique de la figure 40.